Pracovní náplň
- Návrh digitálních částí mixed-signal integrovaných obvodů (ASIC/ASSP).
- Simulace návrhů pomocí nástrojů od předních prodejců EDA (např. Cadence, Synopsys, Mentor).
- Ověřování návrhů od bloků po kompletní integrované obvody integrovaného signálu na čipu pomocí nejnovějších metodik ověřování.
- Práce se zákazníkem, kdy budeš schopen proměnit potřeby zákazníka v požadavky na design.
- Zapojení se do všech aspektů vývojového cyklu od specifikace přes páskování až po kvalifikaci pro výrobu.
Co požadujeme?
- Vysokoškolské vzdělání v oboru elektronika.
- Zkušenost s designem digitálních (ASIC/FPGA) nebo mixed-signal integrovaných obvodů alespoň 3 roky.
- Znalost HDL jazyků (Verilog, VHDL, SystemVerilog).
- Digitální syntéza a P&R (Synopsis, Cadence), DFT.
- Anglický jazyk na středně pokročilé úrovni. Pokud znáš něco z těchto věcí je to pro křemík výhodou:
- Znalost pokročilých technik digitální verifikace (tvrzení, omezené náhodné ověření, OVM…).
- Znalost architektury embedded uC.
- Znalost assembler a C / C ++ programování uC.
- Know-how v oblasti digitálního zpracování signálů a znalost systémových simulačních nástrojů (Matlab, Octave, Mathcad).
Co nabízíme?
- Stabilitu a dobrou atmosféru, protože jistota a dobrý kolektiv je to co nám umožňuje plně se soustředit na práci.
- Řadu cest pro tvůj odborný a osobnostní rozvoj. Čím víc víš a znáš a tím víc si věříš a lépe se cítíš. Tvůj tréninkový plán je přizpůsobený tvým potřebám.
- Nabízíme prostor pro vaši kreativitu. Vlastní iniciativa se cení, nové nápady, cesty a řešení. To je to co nás posouvá vpřed.
- Práci střídá zábava. Bez odpočinku to nejde a je třeba umět vypnout. Těšit se můžeš na společný rodinný den, vánoční večírky a vánoční dárky, teambuildingy, ale i na dobrovolnické aktivity.